莱迪思半导体公司的DSI（显示串行接口）发送参考设计是一个完整的HDL（硬件描述语言）设计，使用MachXO2、MachXO3或ECP3 FPGA来驱动DSI接收设备。在本设计中，DSI发送接受来自处理器或其它显示控制输出设备的RGB（红、绿、蓝）像素总线数据。设计输出连接到一个D-PHY接口IP核，使FPGA能够直接驱动一个DSI接收装置，如显示器。
并行RGB到DSI发送设计说明了如何使用莱迪思超低密度FPGA将各种处理器连接到DSI显示器。DSI发送设计使得嵌入式设计人员能够将嵌入式处理器与低成本的屏幕一起使用。
灵活的MIPI（移动行业处理器接口） DSI发送桥接 -允许没有移动I/O的嵌入式处理器连接到一个低成本的DSI屏。
快速参考 | 技术资源 | 资讯资源 |
| 标题 | 编号 | 版本 | 日期 | 格式 | 文件大小 | ||
|---|---|---|---|---|---|---|---|
| 选择全部 | |||||||
| MIPI DPHY DSI/CSI-2 Example Schematic | 1.0 | 10/29/2013 | 72.6 KB | ||||
| 标题 | 编号 | 版本 | 日期 | 格式 | 文件大小 | ||
|---|---|---|---|---|---|---|---|
| 选择全部 | |||||||
| LatticeECP3 RGB888 2L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.3 MB | ||
| LatticeECP3 RGB888 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.4 MB | ||
| LatticeECP5 RGB888 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.4 MB | ||
| LatticeXP2 RGB888 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.4 MB | ||
| MachXO2 RGB101010 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.3 MB | ||
| MachXO2 RGB565 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.2 MB | ||
| MachXO2 RGB565 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1 MB | ||
| MachXO2 RGB666 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 2.4 MB | ||
| MachXO2 RGB888 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.2 MB | ||
| MachXO2 RGB888 2L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.3 MB | ||
| MachXO2 RGB888 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.3 MB | ||
| MachXO2 YCbCr420 12b 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 911.7 KB | ||
| MachXO2 YCbCr422 16b 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.2 MB | ||
| MachXO2 YCbCr422 16b 2L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.2 MB | ||
| MachXO2 YCbCr422 24b 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 2.5 MB | ||
| MachXO3 RGB101010 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.3 MB | ||
| MachXO3 RGB666 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.2 MB | ||
| MachXO3 RGB888 1L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.2 MB | ||
| MachXO3 RGB888 2L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.3 MB | ||
| MachXO3 RGB888 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.3 MB | ||
| MachXO3 YCbCr422 24b 4L | RD1184 | 2.0 | 8/18/2015 | ZIP | 1.4 MB | ||
| MIPI D-PHY Interface IP - Source Code | RD1182 | 1.7 | 10/14/2020 | ZIP | 5.3 MB | ||
| MIPI D-PHY Reference Design - Documentation | FPGA-RD-02040 | 1.7 | 9/11/2020 | 2.4 MB | |||
| Parallel to MIPI DSI TX Bridge - Documentation | FPGA-RD-02133 | 1.6 | 1/31/2021 | 1.2 MB | |||
| Parallel to MIPI DSI TX Bridge - Source Code | RD1184 | 1.5 | 1/1/2015 | ZIP | 2.6 MB | ||
| 标题 | 编号 | 版本 | 日期 | 格式 | 文件大小 | ||
|---|---|---|---|---|---|---|---|
| 选择全部 | |||||||
| MIPI Display Serial Interface Solution Product Flyer | I0241C | 2.0 | 10/22/2013 | 1.8 MB | |||
| 标题 | 编号 | 版本 | 日期 | 格式 | 文件大小 | ||
|---|---|---|---|---|---|---|---|
| 选择全部 | |||||||
| 创新的非易失性配置存储器技术使低成本、多次可编程的ULD FPGA成为现实 | 1.0 | 12/1/2013 | 241.8 KB | ||||
若您未能从本页的参考设计版块中找到所需的MIPI配置，请联系您当地的莱迪思销售办事处。
