本33MHz 32ビットのPCIターゲット･リファレンス設計はラティスPLDの MACH®ファミリを使用に最適化しました。本PCIターゲットの設計は、PCIプロトコールをサポートしていないバック･エンド･デバイスをPCIバスと接続するのに利用されます。バック･エンド･インターフェースは、インターフェース･システムの必要条件を満たすために変更可能です。機能検証用に設計され自動化したテストベンチを用いることで、未経験者や経験豊富な設計者にも作業効率を上げます。本デザインはPCI2.2仕様に適合します。
Jump to
ブロック ダイアグラム
パフォーマンスとサイズ
| デバイスをテスト* | 性能 | I/Oピン | サイズ | リビジョン |
|---|---|---|---|---|
| LCMXO2280C-5FT256C | >70MHz | 111 | 213 LUTs | 3.3 |
| LC4512V-35FT256C | >70MHz | 111 | 285/512 マクロセル | 3.3 |
| LFE3-70E-8FN484C | >33 MHz | 111 | 250 LUTs | 3.4 |
| LFXP2-5E-5FT256C | >33 MHz | 111 | 252 LUTs | 3.4 |
* 他のデバイスでも作動します。
注意: 上記の性能と設計サイズは概算見積もりです。実際の結果は選択したパラメータ、タイミング制約とデバイス実装によって変わります。詳細は設計のドキュメントをご覧下さい。全てのコーディングと設計は、特に注意書きがない限りPCプラットフォーム上で行いました。
ドキュメント
To subscribe, or modify your subscription, to Document Notifications please login to your Lattice account
