针对串行EEPROM的I2C (Inter-Integrated Circuit) 总线控制器

相关产品

Reference Design Logo这个I2C总线控制器提供了一个标准微处理器和I2C串行EEPROM器件之间的接口。它的目的是成为一个简单的控制器，仅提供随机读取周期。 SDRAM模块实现一个支持I2C协议的串行EPROM。通常情况下，串行EPROM是在电路板组装时被编程和存储配置信息，上电时由一个微处理器读取。这个设计假定读者有I2C控制器的经验。这种设计符合飞利浦I2C总线规范1.0版本。

    立即跳转到

    框图

    I2C Bus Controller for Serial EEPROMs

    性能和尺寸

    器件系列 经测试的器件* 性能 I/O引脚 设计尺寸 版本
    ECP5™ 6 LFE5U-45F-
    6MG285C    		 >50MHz 18 85 LUTs (Verilog Source)
    85 LUTs (VHDL Source)    		 2.6
    LatticeECP3™ 3 LFE3-17EA-
    6FTN256C    		 >50MHz 18 96 LUTs (Verilog Source)
    94 LUTs (VHDL Source)    		 2.6
    MachXO3L™ 7 LCMXO3L-4300C-
    6BG256C    		 >50MHz 18 85 LUTs (Verilog-LSE Source)
    84 LUTs (Verilog-Syn Source)    		 2.6
    84 LUTs (Verilog-LSE Source)
    86 LUTs (Verilog-Syn Source)    		 2.6
    MachXO2™ 1 LCMXO2-1200HC-
    6TG144C    		 >50MHz 18 86 LUTs (Verilog Source)
    85 LUTs (VHDL Source)    		 2.6
    MachXO™ 2 LCMXO256E-
    3T100C    		 >50MHz 18 82 LUTs (Verilog Source)
    82 LUTs (VHDL Source)    		 2.6
    LatticeP2™ 4 LFXP2-5E-
    5M132C    		 >50MHz 18 89 LUTs (Verilog Source)
    90 LUTs (VHDL Source)    		 2.6
    ispMACH® 4000ZE 5 LC4256ZE-
    5TN100C    		 >50MHz 18 89 Macrocells (Verilog Source)
    90 Macrocells (VHDL Source)    		 2.6

    1. 使用LCMXO2-1200HC-6TG144C器件和带有LSE（莱迪思综合引擎）的Lattice Diamond® 3.1设计软件测得的性能和资源使用数据。
    2. 使用LCMXO256E-3T100C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    3. 使用LFE3-17EA-6FTN256C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    4. 使用LFXP2-5E-5M132C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    5. 使用LC4256ZE-5TN100C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    6. 使用LFE5U-45F-6MG285C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
    7. 使用LCMXO3L-4300C-6BG256C器件和带有LSE以及Synplify Pro的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。

    * 也可用其他器件。

    注意 : 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数，时序约束和所用的器件。若要了解更详细的情况，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。

    文档

    未登录的用户可能无法查阅某些文档和下载。如要查看所有内容，请登录您的莱迪思账户。