带有WISHBONE接口的I2S控制器

相关产品

Reference Design LogoI2S总线(Inter-IC Sound bus)是一个3线、半双工串行链路，用于电子系统中数字音频设备之间的连接。总线分别处理音频数据和时钟，从而使可能引起数字模拟系统中数据失真的抖动最小化。Philips Semiconductor制定了I2S总线标准，并且在设备和IC制造商中得到了广泛使用。

本参考设计使用一个WISHBONE接口实现了一个I2S发送主设备或一个I2S接收主设备。

    立即跳转到

    框图

    I2S Transmitter Master Connecting to Peripherals

    性能和大小

    当设计配置为I2S发送器主设备时的实现结果
    经测试的器件* 语言 性能 I/O引脚数 设计大小 版本
    LCMXO2-1200HC-4TG100CES Verilog > 50 MHz 55 241 LUTs 1.0
    LCMXO2-1200HC-4TG100CES VHDL > 50 MHz 55 232 LUTs 1.0
    LCMXO1200C-3T100C Verilog > 50 MHz 55 245 LUTs 1.0
    LCMXO1200C-3T100C VHDL > 50 MHz 55 236 LUTs 1.0
    当设计配置为I2S接收器主设备时的实现结果
    经测试的器件* 语言 性能 I/O引脚数 设计大小 版本
    LCMXO2-1200HC-4TG100CES Verilog > 50 MHz 55 298 LUTs 1.0
    LCMXO2-1200HC-4TG100CES VHDL > 50 MHz 55 272 LUTs 1.0
    LCMXO1200C-3T100C Verilog > 50 MHz 55 305 LUTs 1.0
    LCMXO1200C-3T100C VHDL > 50 MHz 55 280 LUTs 1.0

    * 可能可以在其他器件中工作。

    注：上面所列的性能和设计大小都仅是估计值。实际结果可能根据所选的参数、时序限制和器件实现有所不同。请参见设计文档，了解详细信息。若无特别说明，所有的代码和设计工作都是在PC平台上完成的。

    文档

    未登录的用户可能无法查阅某些文档和下载。如要查看所有内容，请登录您的莱迪思账户。