MIPI DSI送信ブリッジ

DSIトランスミッタ参照デザイン

ラティスセミコンダクターのDSI(Display Serial Interface)トランスミッタ参照デザインではMachXO2かMachXO3、またはECP3 FPGAでDSI受信デバイスをドライブ可能です。この参照デザインでは、プロセッサまたはその他のディスプレイ制御出力デバイスからのRGBピクセルデータをDSI送信に使用できます。このデザインによってFPGAがディスプレイなどのDSI受信デバイスを直接ドライブできます。

パラレルRGB・DSI変換のデザインは、各種プロセッサとDSIディスプレイの接続にラティスの超小規模FPGAがまさにフィットすること示しています。DSI参照デザインによって、組み込みプロセッサが低コストのディスプレイを利用できるようになります。

柔軟な MIPI(Mobile Industry Processor Interface)DSI送信ブリッジ ~ MIPI出力形式でない組み込みプロセッサが低コストDSIディスプレイとインターフェイスできるようになります。

MIPI Application Diagram

特長

  • 最大4データレーンに対応
  • HS(High Speed)モード受信
  • LP(Low Power)モード送受信
  • 700Mbps動作の2データレーン・ブリッジの消費電力は 20mW typ.
  • 700Mbps動作の4データレーン・ブリッジの消費電力は 32mW typ.
  • ディスプレイ制御用のDCS(Display Command Set)エンコーダを用意
  • DSI形式RGB、YCbCr、及びユーザ定義に対応
  • 出力はクロック、Hsync、Vsyncと共にパラレルRGBバスを最大36ビットまで

Jump to

ブロック図

DSI Tx block diagram

ドキュメント

Quick Reference
Technical Resources
Information Resources
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
MIPI DPHY DSI/CSI-2 Example Schematic
1.010/29/2013PDF72.6 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

TITLENUMBERVERSIONDATEFORMATSIZE
Select All
LatticeECP3 RGB888 2L
RD11842.08/18/2015ZIP1.3 MB
LatticeECP3 RGB888 4L
RD11842.08/18/2015ZIP1.4 MB
LatticeECP5 RGB888 4L
RD11842.08/18/2015ZIP1.4 MB
LatticeXP2 RGB888 4L
RD11842.08/18/2015ZIP1.4 MB
MachXO2 RGB101010 1L
RD11842.08/18/2015ZIP1.3 MB
MachXO2 RGB565 1L
RD11842.08/18/2015ZIP1.2 MB
MachXO2 RGB565 4L
RD11842.08/18/2015ZIP1 MB
MachXO2 RGB666 1L
RD11842.08/18/2015ZIP2.4 MB
MachXO2 RGB888 1L
RD11842.08/18/2015ZIP1.2 MB
MachXO2 RGB888 2L
RD11842.08/18/2015ZIP1.3 MB
MachXO2 RGB888 4L
RD11842.08/18/2015ZIP1.3 MB
MachXO2 YCbCr420 12b 1L
RD11842.08/18/2015ZIP911.7 KB
MachXO2 YCbCr422 16b 1L
RD11842.08/18/2015ZIP1.2 MB
MachXO2 YCbCr422 16b 2L
RD11842.08/18/2015ZIP1.2 MB
MachXO2 YCbCr422 24b 4L
RD11842.08/18/2015ZIP2.5 MB
MachXO3 RGB101010 1L
RD11842.08/18/2015ZIP1.3 MB
MachXO3 RGB666 1L
RD11842.08/18/2015ZIP1.2 MB
MachXO3 RGB888 1L
RD11842.08/18/2015ZIP1.2 MB
MachXO3 RGB888 2L
RD11842.08/18/2015ZIP1.3 MB
MachXO3 RGB888 4L
RD11842.08/18/2015ZIP1.3 MB
MachXO3 YCbCr422 24b 4L
RD11842.08/18/2015ZIP1.4 MB
MIPI D-PHY Interface IP - Source Code
RD11821.710/14/2020ZIP5.3 MB
MIPI D-PHY Reference Design - Documentation
FPGA-RD-020401.79/11/2020PDF2.4 MB
Parallel to MIPI DSI TX Bridge - Documentation
FPGA-RD-021331.61/31/2021PDF1.2 MB
Parallel to MIPI DSI TX Bridge - Source Code
RD11841.51/1/2015ZIP2.6 MB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
MIPI Display Serial Interface Solution Product Flyer
I02412.010/22/2013PDF1.8 MB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
Multi-time Programmable ULD FPGAs
1.012/1/2013PDF163.5 KB

If you need a MIPI configuration which doesn't appear as a reference design on this page, contact your local Lattice Sales Office.