ispClockデバイスですべてを置き換えることができるのに、ゼロ遅延バッファ、ファンアウトバッファ、終端抵抗、遅延ライン、および蛇行クロックトレースレイアウトで時間を無駄にするのはなぜですか？
停止した時計でさえ、1日に2回、正確な時間を伝えます－ispClockデバイスは、複数のクロック周波数を生成し、異なるシグナリング要件を持つクロックネットを駆動するようにシステム内でプログラムすることが可能です。
タイムストリーム－クロック・トレースの長さの出力差を補正し、トレースインピーダンスを正確にマッチングさせ、クロック・ネットを異なる信号要件で駆動します。これらのすべてが厳しいスキューおよびジッタ標準に適合します。
特長
- 複数のフォーマットで利用可能: クロック生成用ispClock5600A、差動クロック分配用ispClock5400D、シングルエンドクロック分配用ispClock5300S
- ボード空間を削減―1つのispClockが複数の種類のクロックデバイスに置き換え可能
- 最大サイクル・サイクル・ジッタ70 ps（ピーク・ピーク）
- 最大位相ジッタ50 ps
- 複数のインターフェースの種類に対応: LVTTL, LVCMOS, SSTL, HSTL, LVDS, VPECL, Diff. SSTL, Diff. HSTL
