Certus-NX Device Selection Guide
| Features |
LFD2NX-17 |
LFD2NX-40 |
| Logic Cells |
17K |
39K |
| Embedded Memory (EBR) Bits (Kb) |
432 |
1512 |
| Large Memory (LRAM) Bits (Kb) |
2560 |
1024 |
| 18 X 18 Multipliers |
24 |
56 |
| ADC Blocks |
2 |
2 |
| GPLL |
2 |
3 |
| 5 Gb/s PCIe Gen2 Hard IP |
— |
1 |
| Full-chip Configuration Time1 (ms) |
8 |
14 |
| I/O Configuration Time1 (ms) |
3 |
3 |
0.5 mm Total I/O (Wide Range, High Performance), PCIe Lane
|
LFD2NX-17 |
LFD2NX-40 |
| 121 csfBGA (6 x 6 mm) |
78 (30, 48), 0 |
82 (24, 58), 1 |
0.8 mm Total I/O (Wide Range, High Performance), PCIe Lane
|
LFD2NX-17 |
LFD2NX-40 |
| 196 caBGA (12 x 12 mm) |
— |
157 (99, 58), 0 |
| 256 caBGA (14 x 14 mm) |
— |
192 (118, 74), 1 |
PCIeからSGMIIへのブリッジ
- PCIe Gen2経由でのSGMIIへのブリッジ・プロセッサ
- PCIeとSGMIIに対応し、6 x 6 mmと小型のパッケージ
- PCIe Gen2とSGMII CDRのハード・ブロックにより開発を容易に
PCIe制御プレーン・ブリッジ
- PCIe Gen2経由での、複数の制御プレーン・ペリフェラル(UART、SPI、I2C、MDIOなど)や基板管理機能へのブリッジ・プロセッサ
- 1mm2あたりのプログラマブルI/O数の多いパッケージにより、所定のフォームファクタでインタフェース数を最大化
- 多機能サポートを内蔵したPCIeハードIPにより開発を簡素化
- インスタント・オン構成が基板管理ニーズとPCIe起動時間要件をサポート
コプロセッシング
- Certus-NXをコプロセッサとして使用することによりCPUをオフロードし、複雑な機能を高速化
- DDR3 & LPDDR2インタフェース・サポート(最大1066Mbps)とオンチップ・エンベデッド・メモリ(最大2.9Mbit)がデータ・バッファリングに複数のオプションを提供
- PCIeとDDRメモリ・インタフェースに対応する6 x 6 mmと小型のパッケージ
モーター制御
- モーター制御機能の効率と性能を向上
- 28nm FD-SOIプロセス技術によりソフトエラー・レート(SER)を100分の1に低減し、高い信頼性を提供
- 産業用温度範囲に対応
開発キット&ボード
当社の開発キットとボードで設計プロセスの合理化
IP & リファレンスデザイン
事前検証済み、開発期間を短縮
開発ソフトウェア
使いやすく、開発に必要な機能を提供
Quick Reference | Technical Resources | Information Resources | Downloads |
*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.
ライセンス
ソフトウェア、IPライセンスが必要な方はこちらまで