MachXO3D – ハードウェアRoot-of-Trustを実現するセキュアなFPGA

ハードウェアRoot-of-Trustとデュアルブート機能で安全な制御アプリケーションを拡充

Related Products

Related Applications


MachXO3D White Paper Request

Newsletter Subscription

検証済みのMachXO3アーキテクチャに実装－MachXO3Dは不変の埋め込みセキュリティブロック、強化された制御機能、そして最大2700キロビットの拡張ユーザーフラッシュメモリを追加します

高度にセキュアなFPGA－不変のセキュリティにより、ハードウェアのRoot-of-Trust、ECDSA、ECIES、AES、SHA、HMAC、TRNG、ユニークID、公開/秘密キーの生成など、事前に検証された暗号化機能が可能になります

デバイス上のデュアルブートフラッシュ－デュアルブート構成向け外部メモリの必要がありません。オンデバイスデュアルブートフラッシュはフェイルセーフのプログラミングとフィールド内アップデートにおける柔軟性を提供します

機能

  • プラットフォームで最初にオン、最後にオフになるRoot-of-Trustを統合することでハードウェアセキュリティの実装を簡素化
  • デバイスの製造、輸送、プラットフォームの製造、設置、運用、廃棄を含む製品のライフサイクルを通してセキュリティに対応
  • データ・機器のセキュリティ、データ認証、設計のセキュリティブランド保護など包括的な保護を可能に
  • 安全なデュアルブート構成ブロックを組み合わせたプログラマブルロジックは設計実装中の柔軟性を提供し、機器の展開後も安全なアップデートが可能です
  • NIST SP 800-193 PFR/CAVPガイドライン準拠の堅牢なセキュリティ/事前検証済み暗号機能により、非揮発性メモリの保護、不正コードの検出、破損があった場合の復元を実現

リンクに飛ぶ

セキュリティ

MachXO3DはNIST-CAVP認証済みでNIST SP 800-193 PFRガイドラインに準拠

ラティスは以下に示したMachXO3D™暗号機能に関して、米国国立標準技術研究所（NIST）暗号アルゴリズム認証プログラム（CAVP）認証を取得しています。NIST CAVPはFIPS承認済み/NIST推奨暗号アルゴリズムと個別コンポーネントの検証テストを提供しています。連邦情報処理標準（FIPS）は米国連邦政府の暗号化ソフトウェア標準です。/p>

MachXO3Dは製造時点から廃棄に至るまでのシステムの全ライフサイクルにわたり、不正なファームウェア・アクセスからのデバイスや他のコンポーネントの保護、検出、復元を行うハードウェアRoot-of-Trust（RoT）を確立しています。こうしたセキュリティ機能はNIST SP 800-193 PFRガイドラインに準拠しており、以下の表に示したNIST-CAVP検証テストの認証もすでに取得しています。

MachXO3D™暗号機能のNIST-CAVP認証

 EN JP   EN  JP
Validation Number 検証番号 C998  C998
Test Capabilities  テスト性能/機能 Description  概要
AES-ECB  AES-ECB Direction: Decrypt, Encrypt
Key Length: 128, 256 		命令：復号化、暗号化
鍵長：128, 256
ECDSA KeyGen (186-4)  ECDSA KeyGen (186-4) Curve: P-256
Secret Generation Mode: Testing Candidates 		曲線：P-256
秘密生成モード：複数の候補をテスト
ECDSA SigGen (186-4)  ECDSA SigGen (186-4) Capabilities:
    Curve: P-256
    Hash Algorithm: SHA2-256 		性能/機能：
曲線：P-256
ハッシュ・アルゴリズム：SHA2-256
ECDSA SigVer (186-4)  ECDSA SigVer (186-4) Capabilities:
    Curve: P-256
    Hash Algorithm: SHA2-256 		性能/機能：
曲線：P-256
ハッシュ・アルゴリズム：SHA2-256
HMAC DRBG  HMAC DRBG Prediction Resistance: No
Capabilities:
Mode: SHA2-256
Entropy Input: 256
Nonce: 256
Personalization String Length: 0
Additional Input: 0
Returned Bits: 256 		予知困難性：なし
性能/機能：
モード：SHA2-256
エントロピー入力：256
ノンス：256
パーソナリゼーション・ストリング長：0
追加入力：0
返されるビット：256
HAC-SHA2-256  HAC-SHA2-256 MAC: 256
Key sizes < block size 		MAC: 256
鍵長 < ブロック長
KAS-ECC  KAS-ECC Function: Key Pair Generation 機能：鍵ペア生成
KAS-ECC CDH-Component  KAS-ECC CDHコンポーネント Function: Key Pair Generation 機能：鍵ペア生成
SHA-256  SHA-256 Message Length: 8-65536 Increment 8 メッセージ長：8-65536インクリメント8

To see this certification on the NIST website, click here.

To learn more about NIST CAVP, click here.

ファミリーテーブル

MachXO3D Device選択ガイド
機能 MachXO3D-4300 MachXO3D-9400
LUT数 4300 9400
分散RAM (kビット) 34 73
EBR SRAM (kビット) 92 432
UFM (kビット) 367/11223 1088/26933
PLL 2 2
拡張セキュリティブロック 1 1
オシレータ 1 1
チップ上デュアルブート あり あり
I3C対応I/O あり1 あり1
MIPI D-PHY対応2 あり あり
VCC = 2.5 V/3.3 V HC / ZC5 HC / ZC5
VCC = 1.2 V4 - HE
温度グレード C / I / A6 C / I / A6

1. I3Cダイナミックプルアップ機能を備えたバンク3で4ペアのI/O
2. HCデバイスのみ
3. デュアルブートが無効になっている場合、画像スペースは追加のUFMとして再利用できます。
4. 車載グレードのみ
5. HC = 高性能 / ZC = 低消費電力動作
6. C = 商用、I = 産業用、A = 車載用

0.5 mm 空間 I/O カウント
MachXO3D-4300 MachXO3D-9400
72 QFN (10 mm x 10 mm) 58 (HC / ZC) 58 (HC / ZC)
0.8 mm空間 I/O カウント
MachXO3D-4300 MachXO3D-9400
256ボール caBGA (14 mm x 14 mm) 206 (HC1 / ZC) 206 (HC / ZC1 / HE2)
400ボール caBGA (17 mm x 17 mm) 335 (HC / ZC)
484ボール caBGA (19 mm x 19 mm) 383 (ZC1 / HE2)

1. 車載グレード
2. 車載グレードのみ

ソリューション例

安全な制御PLDExpand Image

安全な制御PLD

  • デュアルブートとハードウェアRoof-of-Trustにより、安全な制御PLD機能を拡充し、包括的で柔軟・堅牢なハードウェアセキュリティを製品ライフサイクルを通して簡素化
安全サーバーExpand Image

安全サーバー

  • 拡張された安全構成ブロックはMachXO3D自身が悪性な攻撃から保護・検出・復元することを可能に
  • FPGAファブリックにより、同時に複数のプラットフォームファームウェアの保護・検出・復元する並列処理機能が可能に
  • NIST SP 800 193 プラットフォームファームウェアレジリエンス (PFR) ガイドラインに準拠
Chain of Trust Implementation ExampleExpand Image

実装の信頼チェーン

  • ハードウェアRoot-of-Trustはシステム全体を保護する信頼チェーンの最初の輪です
  • 起動時、強化されたデバイス構成エンジンは暗号によってMachXO3Dの構成画像を検証
  • 起動時、組込みセキュリティブロックは他のプラットフォームファームウェアを認証する暗号化機能を提供します
  • インスタントオン機能を備えたMachXO3Dは、プラットフォーム上で安全に起動する最初のデバイスであり、信頼チェーンの優れたアンカーです。
MachXO3Dによるバッテリ管理制御Expand Image

MachXO3Dによるバッテリ管理制御

  • MachXO3Dはモバイル/ポータブル組み込みシステム向けバッテリ管理コントローラを提供
  • 各バッテリ・セルの均等充電のためのインテリジェントなセル・バランシング
  • 充放電プロセスの制御と、充電状態（SOC：State of Charge）や劣化状態（SOH：State of Health）などのリアルタイム・バッテリ情報の受信

Videos

Lattice Cyber Resilience: Reference Kit Automate Protection and Recovery

Lattice Cyber Resilience: Reference Kit Automate Protection and Recovery

The video introduces the Lattice Cyber Resilience Reference Kit, a collaborative solution from Lattice, EXOR International, and TrustiPhi. The demonstration showcases how the kit enables manufacturers to build cyber resilient devices with hardware root-of-trust, meet upcoming regulatory requirements like the EU Cyber Resilience Act, and simulate real‑world secure industrial operations using Lattice FPGAs, TrustiPhi security orchestration tools, and EXOR International’s industrial edge platforms.

Date: February 17, 2026 (English) Watch Now

CRA Ref Design V1.0

CRA Ref Design V1.0

The Lattice MachXO3D™ enables the Root of Trust (ROT) on the industrial Exor System on Module (SOM) and supports the Cyber Resilient Architecture (CRA) over OPC UA.
PQShield Lattice Semiconductor’s Smallest Footprint CSNA 2.0 Secure Boot

PQShield Lattice Semiconductor’s Smallest Footprint CSNA 2.0 Secure Boot

This demonstration features the Lattice MachXO3D™ and PQShield’s PQCryptolib, embedded to implement a secure boot based on LMS (Leighton-Micali Signature) and XMSS (eXtended Merkle Signature Scheme). This setup ensures robust security for embedded systems.
RCS (Rapid Context Switch)

RCS (Rapid Context Switch)

This demo showcases Rapid Context Switch (RCS), which enables secure updates to the Lattice FPGA with minimal downtime.
Device Attestation Over LTPI

Device Attestation Over LTPI

Lattice provides peripheral device attestation between the Host Processor Module (HPM) and the Security Control Module (SCM) using the LTPI channel. This attestation over LTPI aggregates the Management Component Transport Protocol (MCTP) and is fully compliant with SPDM attestation standards.

デザインリソース

Intellectual Property & Reference Designs

Simplify your design efforts by using pre-tested, reusable functions

Software

Complete Design Flows, High Ease of Use

開発キット＆ボード

当社の開発キットとボードで設計プロセスの合理化

プログラミング　ハードウェア

当社のプログラミングハードウェアでインシステム・プログラミング、インサーキット再構成の負担を軽減

ドキュメント

Quick Reference
Technical Resources
Information Resources
Downloads
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
I3C Controller IP Core - Driver API Reference
FPGA-TN-023421.16/26/2026PDF741.2 KB
I3C Target Driver API Reference
FPGA-TN-023381.012/21/2023PDF769.7 KB
Implementing High-Speed Interfaces with MachXO3D Usage Guide
FPGA-TN-020651.16/28/2021PDF2.2 MB
Importing Platform Designer IP into MachXO3D Designs
FPGA-UG-021731.010/31/2022PDF1.3 MB
Lattice OrCAD Capture Schematic Library
This file contains an OrCAD Capture Schematic Library (OLB file type) for all Lattice products. This .zip file also includes a .xls worksheet with a list of the contents of the OLB. These symbols can be used to help with OrCAD schematic designs.		FPGA-SC-020059.16/26/2026ZIP3.3 MB
MachXO3D 256-Pin caBGA Package Migration File
1.05/21/2019CSV15 KB
MachXO3D 72-Pin QFN Package Migration File
1.05/21/2019CSV4.7 KB
MachXO3D Family Data Sheet
FPGA-DS-020262.38/19/2026PDF2 MB
MachXO3D Hardware Checklist
FPGA-TN-021041.411/5/2025PDF689.8 KB
MachXO3D Programming and Configuration User Guide
FPGA-TN-020692.06/11/2026PDF2.4 MB
MachXO3D Security Checklist
FPGA-TN-023111.12/8/2024PDF276.5 KB
MachXO3D Soft Error Detection (SED)/Correction (SEC) User Guide
FPGA-TN-021241.110/21/2024PDF599.4 KB
MachXO3D sysCLOCK PLL Usage Guide
FPGA-TN-020701.12/27/2024PDF1.3 MB
MachXO3D sysI/O User Guide
FPGA-TN-020681.37/29/2025PDF863.7 KB
MachXO3D-4300 Pinout
FPGA-SC-020111.110/16/2024CSV19.3 KB
MachXO3D-9400 Pinout
FPGA-SC-020121.0310/20/2021CSV29.8 KB
Memory Usage Guide for MachXO3D Devices
FPGA-TN-020661.07/24/2020PDF4.6 MB
MIPI D-PHY Bandwidth Matrix and Implementation
FPGA-TN-020901.412/11/2025PDF957.3 KB
Package Diagrams
FPGA-DS-020538.87/14/2026PDF9.6 MB
PCB Layout Recommendations for BGA Packages
FPGA-TN-020245.612/10/2024PDF6.2 MB
Tamper Detection/Response for MachXO3D Devices
FPGA-TN-021431.03/6/2023PDF361.7 KB
Temperature Excursion User Guide for MachXO3 and MachXO4 Devices
FPGA-TN-022631.212/11/2025PDF373 KB
Thermal Management
FPGA-TN-020446.08/19/2026PDF976.2 KB
Triple-Speed Ethernet Driver API Reference
FPGA-TN-023411.26/26/2025PDF568.1 KB
Using Hardened Control Functions in MachXO3D Devices
FPGA-TN-021171.37/15/2026PDF1.4 MB
Using Hardened Control Functions in MachXO3D Devices Reference Guide
FPGA-TN-021191.94/15/2026PDF2 MB
Using Hardened Control Functions in MachXO3D Devices Reference Guide Supplement
FPGA-TN-022411.09/30/2020PDF636.4 KB
Wafer-Level Chip-Scale Package Guide
FPGA-TN-023121.16/23/2022PDF236.5 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

TITLENUMBERVERSIONDATEFORMATSIZE
Select All
MachXO3D Family Data Sheet
FPGA-DS-020262.38/19/2026PDF2 MB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
EPP Programmer for Lattice SupplyGuard
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-TN-022851.13/15/2025WEB
HSM Platform Agnostic EPP Generation and Programming
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-TN-022431.13/15/2025WEB
I3C Controller IP Core - Driver API Reference
FPGA-TN-023421.16/26/2026PDF741.2 KB
I3C Target Driver API Reference
FPGA-TN-023381.012/21/2023PDF769.7 KB
Implementing High-Speed Interfaces with MachXO3D Usage Guide
FPGA-TN-020651.16/28/2021PDF2.2 MB
Lock Policy Settings for MachXO3D Devices
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-TN-021321.42/24/2025WEB
MachXO3D Embedded Security Block
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-TN-020911.77/15/2026WEB
MachXO3D Hardware Checklist
FPGA-TN-021041.411/5/2025PDF689.8 KB
MachXO3D Programming and Configuration User Guide
FPGA-TN-020692.06/11/2026PDF2.4 MB
MachXO3D Security Checklist
FPGA-TN-023111.12/8/2024PDF276.5 KB
MachXO3D Soft Error Detection (SED)/Correction (SEC) User Guide
FPGA-TN-021241.110/21/2024PDF599.4 KB
MachXO3D sysCLOCK PLL Usage Guide
FPGA-TN-020701.12/27/2024PDF1.3 MB
MachXO3D sysI/O User Guide
FPGA-TN-020681.37/29/2025PDF863.7 KB
MachXO3D to MachXO5-NX Root of Trust Device Migration User Guide
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-AN-021121.04/22/2026WEB
Memory Usage Guide for MachXO3D Devices
FPGA-TN-020661.07/24/2020PDF4.6 MB
Migrating Designs from AMD CPLD/FPGA Devices to Lattice FPGA Devices
FPGA-AN-020811.27/15/2026PDF2.8 MB
MIPI D-PHY Bandwidth Matrix and Implementation
FPGA-TN-020901.412/11/2025PDF957.3 KB
PCB Layout Recommendations for BGA Packages
FPGA-TN-020245.612/10/2024PDF6.2 MB
Signing JEDEC with HSM-Generated Signature
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-TN-022601.13/15/2025WEB
Single Event Upset (SEU) Report for MachXO2, MachXO3, and MachXO3D
FPGA-TN-021461.211/30/2023PDF261 KB
SupplyGuard Architecture for Sentry 3.0 Solution Stack
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-TN-023471.06/13/2025WEB
SupplyGuard Architecture Overview
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-TN-023041.03/15/2025WEB
Tamper Detection/Response for MachXO3D Devices
FPGA-TN-021431.03/6/2023PDF361.7 KB
Temperature Excursion User Guide for MachXO3 and MachXO4 Devices
FPGA-TN-022631.212/11/2025PDF373 KB
Thermal Management
FPGA-TN-020446.08/19/2026PDF976.2 KB
Triple-Speed Ethernet Driver API Reference
FPGA-TN-023411.26/26/2025PDF568.1 KB
Using Hardened Control Functions in MachXO3D Devices
FPGA-TN-021171.37/15/2026PDF1.4 MB
Using Hardened Control Functions in MachXO3D Devices Reference Guide
FPGA-TN-021191.94/15/2026PDF2 MB
Using Hardened Control Functions in MachXO3D Devices Reference Guide Supplement
FPGA-TN-022411.09/30/2020PDF636.4 KB
Wafer-Level Chip-Scale Package Guide
FPGA-TN-023121.16/23/2022PDF236.5 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
MachXO3D 256-Pin caBGA Package Migration File
1.05/21/2019CSV15 KB
MachXO3D 72-Pin QFN Package Migration File
1.05/21/2019CSV4.7 KB
MachXO3D-4300 Pinout
FPGA-SC-020111.110/16/2024CSV19.3 KB
MachXO3D-9400 Pinout
FPGA-SC-020121.0310/20/2021CSV29.8 KB
Package Diagrams
FPGA-DS-020538.87/14/2026PDF9.6 MB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
Importing Platform Designer IP into MachXO3D Designs
FPGA-UG-021731.010/31/2022PDF1.3 MB
MachXO3D PFR OOB I2C Command Protocol
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-UG-020321.26/14/2025WEB
MachXO3D Platform Firmware Resiliency Manifest and Log Management
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-UG-020251.26/14/2025WEB
MachXO3D-SED-SEC-Demo
FPGA-UG-020711.01/31/2021PDF3 MB
SupplyGuard Portal User Guide
Access this document via a Technical Support Request after signing in to the Lattice website. Complete the request form via this link, please click here.		FPGA-UG-021441.26/14/2025WEB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
I2C to WISHBONE Configuration Interface Bridge - Documentation
FPGA-RD-021901.05/16/2020PDF1.5 MB
I2C to WISHBONE Configuration Interface Bridge - Source Code
FPGA-RD-021901.05/16/2020ZIP1.3 MB
SPI to WISHBONE Configuration Interface Bridge - Documentation
FPGA-RD-021911.05/16/2020PDF1.6 MB
SPI to WISHBONE Configuration Interface Bridge - Source Code
FPGA-RD-021911.05/16/2020ZIP1.3 MB
Using MachXO3D ESB to implement AES128/256 Encryption/Decryption - Source Code
1.05/21/2019ZIP712.9 KB
Using MachXO3D ESB to implement AES128/256 Encryption/Decryption - User Guide
FPGA-RD-020561.110/8/2023PDF416.6 KB
Using MachXO3D ESB to implement ECC Key Pair Generation
FPGA-RD-020571.01/10/2020PDF946 KB
Using MachXO3D ESB to implement ECC Key Pair Generation - Source Code
1.05/21/2019ZIP823.3 KB
Using MachXO3D ESB to Implement ECC-based Authentication - Documentation
FPGA-RD-020651.09/23/2019PDF1.1 MB
Using MachXO3D ESB to implement ECDSA Generation/Verification
FPGA-RD-020531.15/2/2024PDF436.3 KB
Using MachXO3D ESB to implement ECDSA Generation/Verification - Source Code
1.05/21/2019ZIP974.6 KB
Using MachXO3D ESB to implement ECIES Encryption/Decryption
FPGA-RD-020551.08/23/2021PDF477.2 KB
Using MachXO3D ESB to implement ECIES Encryption/Decryption - Source Code
1.05/21/2019ZIP911.8 KB
Using MachXO3D ESB to implement HMAC SHA256 - Documentation
FPGA-RD-020521.08/23/2021PDF492.5 KB
Using MachXO3D ESB to implement HMAC SHA256 - Source Code
1.05/21/2019ZIP816.3 KB
Using MachXO3D ESB to implement SHA256
FPGA-RD-020541.08/23/2021PDF586.7 KB
Using MachXO3D ESB to implement SHA256 - Source Code
1.05/21/2019ZIP989.3 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
Notification of Alternate Additional Assembly Qualification for MXO2-MXO3-MXO3D FPGA Products
PCN26-01B6/18/2026PDF149.8 KB
Power Calculator Update for All XO2 and Derivative (XO2/XO3L/XO3LF/XO3D/PlatformManager2) Devices
PCN02A-201.11/14/2021PDF28.6 KB
Top Mark Format Change of MachX03D Devices
PCN01A-251.03/6/2025PDF337.3 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
Lattice OrCAD Capture Schematic Library
This file contains an OrCAD Capture Schematic Library (OLB file type) for all Lattice products. This .zip file also includes a .xls worksheet with a list of the contents of the OLB. These symbols can be used to help with OrCAD schematic designs.		FPGA-SC-020059.16/26/2026ZIP3.3 MB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
MachXO3D Product Brief
I02684.010/16/2024PDF385.6 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
BG256 XO3D
Rev C12/4/2020PDF59.1 KB
BG400 XO3D
Rev B11/3/2020PDF24.6 KB
BG484 XO3D
1.05/21/2019PDF23.3 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
Next-Generation MachXO3D FPGAs Make Automotive Space Secure
WP00271.09/17/2020PDF583.7 KB
包括的なハードウェアセキュリテ ィの構築
WP0018J1.05/21/2019PDF250.2 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
[BSDL] LCMXO3D-4300C
FPGA-MD-020601.0510/16/2024ZIP22 KB
[BSDL] LCMXO3D-9400C CABGA256
FPGA-MD-020174.01/29/2019BSM54.5 KB
[BSDL] LCMXO3D-9400C CABGA400
FPGA-MD-020184.01/29/2019BSM65.8 KB
[BSDL] LCMXO3D-9400C CABGA484
FPGA-MD-020194.01/29/2019BSM70.8 KB
[BSDL] LCMXO3D-9400C QFN72
FPGA-MD-020204.01/29/2019BSM40.5 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
MachXO3D Device Family Delphi Models
FPGA-MD-020222.110/16/2024ZIP977 KB
TITLENUMBERVERSIONDATEFORMATSIZE
Select All
[IBIS] MachXO3D
FPGA-MD-020621.210/16/2024ZIP7.9 MB

サポート

技術サポート

サポートが必要な方はこちらまで

ライセンス

ソフトウェア、IPライセンスが必要な方はこちらまで

品質と信頼性

疑問に関する参考資料

サービス

役立つその他サービス